

高位合成による FPGA 回路設計 正誤表

本書の内容に以下の誤りがございました。お詫びして訂正いたします。

お手持ちの本の「刷数」とこの表の「該当刷数」が一致する箇所をご参照ください。お手持ちの本の「刷数」の調べ方は[こちら](#)

(2024年9月17日更新)

該当刷数	頁	行数など	誤	正
1	90～91	ソースコード 3-14 11～15 行目	<pre>hls::stream<int> strm; hls::stream<int> strm_1; hls::stream<int> strm_2; int array1[128]; int array2[128];</pre>	<pre>hls::stream<float> strm; hls::stream<float> strm_1; hls::stream<float> strm_2; float array1[128]; float array2[128];</pre>
1	98	本文 2行目	…配列 tmp_A, tmp_B, tmp_C は…	…配列 tmp_A, tmp_B, tmp_Y は…
1	105	下から 5行目	obj.func_3(val[j]);	obj.func_3();
1	108	1,2,4行目	[DATA_SIZ];	[DATA_SIZE];
1	117	図 4-7 左下	Local Closing	Loop Closing
1	149	ソースコード 5-1 36行目	追加	<pre>int h = 0; int w = 0;</pre>
1	159	5行目	\$ export SDX_PLATFORM=<platform name>.xpfm	\$ export SDX_PLATFORM=<full path to platform file(.xpfm)>
1	160	下から 7～4行目	<pre>id=4:DPUCZDX8G_1.ac1k id=5:DPUCZDX8G_1.ap_clk_2 id=4:DPUCZDX8G_2.ac1k id=5:DPUCZDX8G_2.ap_clk_2</pre>	<pre>id=1:DPUCZDX8G_1.ac1k id=3:DPUCZDX8G_1.ap_clk_2 id=1:DPUCZDX8G_2.ac1k id=3:DPUCZDX8G_2.ap_clk_2</pre>

該当刷数	頁	行数など	誤	正
1	161	下から 6行目		ウェブページの「ダウンロード」で補足資料を公開しています。下記をご参照ください 高位合成による FPGA 回路設計 森北出版株式会社 (morikita.co.jp)
1	162	図 5-15 下1行目	BOOT.BIN, image.ub, dpu.xclbin ファイルを	BOOT.BIN, image.ub, dpu.xclbin, boot.scr ファイルを
1	162~ 163	下から 1~1行目	ここで、ダウンロードディレクトリを SDK_PATH とします。下記の コマンドで、クロスコンパイルの環境を構築します。	下記のコマンドで、クロスコンパイルの環境を構築します。最初に インストールディレクトリを入力しますが、それを SDK_PATH とし ます。
1	178	9行目	9行目の下に追加	Vitis-AI /workspace > conda activate vitis-ai- tensorflow
1	178	下から 2行目	…形式に変換します。下記のコマンドを…	…形式に変換します。学習済みモデル yolo.h5 を YOLOv3 モデル にコピーし、下記のコマンドを…
1	189	12行目	やすいです。最後に…	やすいです。一覧に表示されない場合は、「Install/Update Boards」ボタンから対象ボードをインストールしてください。最後 に…
1	189	下から 9行目	\$ cp -r ./bdf/ultra96v2/* …	\$ sudo cp -r ./bdf/ultra96v2/*…
1	193	2行目	…Master Ports…	…Master Interface …
1	205	4行目	XRT を使用できるように…	XRT と Vitis-AI を使用できるように…
1	205	網かけ 13行目 下	14,15行目に以下を追加	14 CONFIG_packagegroup-petalinux-vitisai 15 CONFIG_packagegroup-petalinux-vitisai-dev
1	207	表 A-8 6行目	openssh-sftpserver	openssh-sftp-server
1	210	囲み上から 4つ目 4行目	\$ cp pmufw.elf ./boot	\$ cp pmufw.elf ../../../../boot
1	211	図 A-18 4行目	ultra96v2_hls/	ultra96v2_ base /

該当刷数	頁	行数など	誤	正
1	212	下から 1行目	れている/opt/Xilinx/Vitis/2020.1/platformに…	れている/opt/Xilinx/Vitis/2020.1/platformsに…
1	214	表 A-10 4行目	<workspace>/petalinux/ultra96v2_hls/images/linux/rootfs.cpio	<workspace>/petalinux/ultra96v2_base/images/linux/rootfs.cpio