SystemVerilogによる検証の基礎

(有)アートグラフィックス篠塚一也(著)

¥7,480
400ページ
菊
978-4-627-85171-9
2020.01

書籍のカテゴリー

ダウンロード

図版 (zip)
正誤表 (pdf)
ソースファイル (zip)
ソースコード

SystemVerilogによるハードウェア検証技術を詳説！

検証に必要なSystemVerilogの基本知識をカバーしつつ、
ランダムスティミュラスの生成、ファンクショナルカバレッジ、
アサーション、さらにはUVMを利用した検証作業について、
膨大な言語仕様の中から重要ポイントをピックアップし、丁寧にひもときます。

コードの記述例も多数掲載。手を動かしながら読み進めることによって、
複雑かつ見落としやすい仕様を、実践的に身につけられるよう工夫されています。

検証作業に携わるエンジニア必読の1冊。